基于FPGA內(nèi)部高速緩存的質(zhì)譜數(shù)據(jù)傳輸系統(tǒng)設(shè)計
摘要:四極桿質(zhì)譜儀與快速氣相色譜儀的聯(lián)用極大地提高了儀器的快速定性和定量能力.但是,與快速氣相色譜儀聯(lián)用的四極桿質(zhì)譜儀必須具備快速質(zhì)量掃描能力和很高的工作占空比,這對質(zhì)譜數(shù)據(jù)傳輸系統(tǒng)提出了很高的要求.為減少兩次質(zhì)譜掃描之間等待數(shù)據(jù)傳輸?shù)乃罆r間,提高四極質(zhì)譜儀的工作占空比,本文提出一種基于FPGA內(nèi)部高速緩存的質(zhì)譜數(shù)據(jù)傳輸系統(tǒng),實現(xiàn)外部SDRAM和以太網(wǎng)口之間的數(shù)據(jù)實時傳輸.在FPGA中設(shè)立了2個容量為1M的高速緩存,高速A/D采集得到的質(zhì)譜數(shù)據(jù)首先被存儲在內(nèi)部RAM中,然后通過時序調(diào)度將數(shù)據(jù)分塊傳輸至高速緩存SDRAM中,進一步輪流訪問高速緩存并將數(shù)據(jù)通過以太網(wǎng)口傳輸至上位機.本文中的主控制器FPGA選用Altera公司的EP4CE30F23C7,外部SDRAM則采用ISSI公司的IS42S16160G,基于AlteraSOPCBuilder設(shè)計了SDRAM和RAM控制、Avalon總線控制器和主從設(shè)備控制端口.仿真及實驗結(jié)果表明,本控制系統(tǒng)將四極桿質(zhì)譜的數(shù)據(jù)傳輸死時間由以前的100ms縮短到10ms,四極桿質(zhì)譜儀的工作占空比由50%提升至90%以上,同時大幅提升了四極桿質(zhì)譜的掃描速率.
注: 保護知識產(chǎn)權(quán),如需閱讀全文請聯(lián)系現(xiàn)代科學(xué)儀器雜志社