基于ARM和FPGA數(shù)控信號(hào)發(fā)生器的設(shè)計(jì)
摘要:本設(shè)計(jì)以ARM為核心,控制FPGA實(shí)現(xiàn)直接數(shù)字頻率合成功能。FPGA內(nèi)部的地址累加器作為相位數(shù)據(jù),以查表方式得到幅度數(shù)據(jù),通過高速D/A轉(zhuǎn)換器和高速運(yùn)放得到所需輸出信號(hào)波形。輸出信號(hào)的幅度調(diào)節(jié)則由模擬開關(guān)控制電阻網(wǎng)路實(shí)現(xiàn)。系統(tǒng)采用串行鍵盤進(jìn)行參數(shù)設(shè)置,由LCD實(shí)時(shí)顯示輸出波形及設(shè)置信息。FPGA基準(zhǔn)時(shí)鐘采用51.2MHz有源晶振,通過FPGA內(nèi)部鎖相環(huán),為系統(tǒng)提供140.8MHz的高頻時(shí)鐘信號(hào)。
注: 保護(hù)知識(shí)產(chǎn)權(quán),如需閱讀全文請(qǐng)聯(lián)系計(jì)量技術(shù)雜志社