邏輯函數(shù)基于AXIG實現(xiàn)面積優(yōu)化
摘要:該文提出了一種邏輯函數(shù)基于與/異或/非圖(And-Xor-Inverter graph,AXIG)的雙邏輯優(yōu)化與映射方法:通過AXIG結(jié)構(gòu)表示TBL和RML,選擇不同的XOR結(jié)構(gòu)進行圖壓縮,并對映射過程中的局部邏輯結(jié)構(gòu)重映射,最終實現(xiàn)邏輯函數(shù)的面積優(yōu)化方法。實驗結(jié)果表明,與學(xué)術(shù)界邏輯綜合優(yōu)化工具ABC相比,平均AXIG節(jié)點數(shù)明顯減少,電路中的晶體管數(shù)具有一定改進。
注: 保護知識產(chǎn)權(quán),如需閱讀全文請聯(lián)系無線通信技術(shù)雜志社