基于FPGA的磁共振接收機數字下變頻設計
摘要：介紹了變帶寬數字下變頻(Reconfigurable Digital Down Conversion,RDDC)的原理,針對磁共振成像接收機數字下變頻的特點,提出了一種抽取率可在線編程的數字下變頻器設計方法。對主要功能單元(變級數CIC濾波器、串并混合式FIR濾波器)的設計與FPGA實現進行了具體分析,同時針對ALTERA公司的5CGXFC9器件與1.5T磁共振成像系統數字下變頻需求,利用Verilog語言設計了輸出量化位數為16bit、抽取率為180~11520的RDDC實例,基于ModelSim與MATLAB進行了功能仿真。通過仿真結果分析可知,該實例在給定器件資源約束下,實現了100MHz采樣率、2kHz~200kHz帶寬信號的RDDC功能,在單片FPGA內完成了對不同帶寬信號的數字正交檢波與抽取濾波操作,為磁共振成像接收系統提供了一種高通用性與高靈活性的變帶寬DDC解決方案。
注: 保護知識產權,如需閱讀全文請聯系信息技術雜志社
相關推薦
更多
