基于FFT的DBPSK多路并行接收機設計
摘要：提出一種基于FFT的高效多路并行下變頻算法，具有實現難度低，資源利用率高，解調性能與傳統DBPSK接收機性能僅相差1 dB等優點。并提出了一種基于該算法的差分二進制相移鍵控(DBPSK)新型多路并行接收機設計，能夠并行處理上千路調制在不同子載波的信號。解決同類問題的傳統接收機設計需要為每一路子信道分配獨立數字下變頻(DDC)模塊，增加硬件來提升處理載波數，消耗較多硬件資源。該方法應用于DBPSK多路并行接收機設計中，在較低硬件資源消耗下，獲得了良好的接收性能。
注: 保護知識產權,如需閱讀全文請聯系電子科技大學學報雜志社
相關推薦
更多
